系统整体框图如图1所示, 主要包括三个单元:主控单元, GPS单元, 同步单元。

图1

Fig.1

	Figure Option ViewDownloadNew Window
	图1 系统总体框图Fig.1 Block diagram of system

GPS单元主要由GPS模块组成, 每隔1 s, 模块向主控单元写入一次GPS信息, 并产生1PPS及10 kHz方波信号供给同步单元用以产生同步信号。主控单元检测到GPS模块定位成功后, 会依据所要求的同步信号频率对同步单元中FPGA进行参数设置。同步单元中, 预处理模块对GPS模块的1PPS和10 kHz进行预处理, 提高精度; 分频模块根据参数, 对处理后的10 kHz信号进行相应分频, 产生同步信号。同时利用处理后的1PPS对FPGA进行对钟设置, 以达到信号同步的目的。

主控单元为工控机PCM-3362。其CPU采用Intel公司的Atom N450处理器。主频高达1.66 GHz, 支持DDR2 667 SDRAM内存, 具有自动浮点运算功能, 可以运行包括Windows 7在内的多种操作系统, 具备非常强的软件开发能力, 可以开发运行LabVIEW上位机软件。

GPS单元包括GPS模块及其与主控单元通信的接口电路。GPS模块选用NAVMAN推出的Jupiter21, 具有高性能、高精度的特点。Jupiter21主要参数指标如下:电源电压为+5 V; 通信协议为RS232; 数据格式为NMEA-0183; 接口逻辑为TTL; 启动时间低于44 s。

由GPS模块参数可知, 模块接口电平为TTL电平, 故在与上位机通信时需要MAX232进行电平转换。模块定位成功后可以提供精确的时间信息和严格同步的1PPS, 精度为30~100 ns, 同时产生与1PPS同步的10 kHz方波, 可用做同步授时。

同步单元由FPGA及其与主控单元的接口电路构成。FPGA选用Altera公司的Cyclone系列中的EP2C5T144C8, 它具有速度快、效率高的特点, 以良好的抗干扰性能, 在信息处理、工业控制等领域被广泛应用。

上位机程序应用LabVIEW编程系统采用图形化编程语言G编程设计^[11]。与C和BASIC一样, LabVIEW也是通用的编程系统, 有一个可完成任何编程任务的庞大函数库。各个函数之间的数据传递通过函数输入输出端口间连线完成。在GPS信息读取解析中, 系统调用VISA选板的相关子函数完成对串口资源的申请、设置、数据读取和资源释放; 调用字符串选板的相关子函数完成数据解析。其程序流程图如图2所示。

图2

Fig.2

	Figure Option ViewDownloadNew Window
	图2 GPS信息读取解析流程图Fig.2 Flow chart of parsing GPS information

利用“ VISA读取” 函数将串口波特率设置为4800 bit/s, 通信协议设置为异步串行通信方式(1位起始位、8位数据位、1位停止位、无奇偶校验位), 进而读取GPS信息。本同步系统设计中, 只需读取NMEA-0183协议中的“ $GPRMC” 语句^[12], 其内包含了当前时间(0时区)、定位状态(A有效/V无效)等信息。主控单元调用“ 搜索/拆分字符串” 函数提取GPS信息的中“ $GPRMC” 语句。提取出的信息传递给“ 截取字符串” 函数, 设置函数中“ 截取位置” 和“ 截取长度” 可完成对信息中时间和定位标志的解析。

电磁法根据发射场性质不同, 分为连续谐变(频率域)电磁法和阶跃瞬变(时间域)电磁法^[13]。在时间域测量时, 同步频率应人工进行调整, 人为决定工作时间和工作频率。而在频率域测量时, 每个测点的工作频率较多, 人为进行频率调整操作复杂, 且浪费测量时间。为此, 本系统在设计时, 提供了两种频率调整模式:人工和自动调整模式, 分别用于时间域测量和频率域测量。对于两种模式输入的频率信息, 系统统一进行分频参数计算、打包及发送。

2.2.1 同步信号频率调整

利用函数库中的“ 条件结构” 函数可实现人工调整和自动调整两种模式的选择。在人工调整模式中, 通过在主控单元界面中直接输入所选频率数值即可完成频率的更改。在自动调整模式中, 系统借助“ 文本读取” 函数自动读取编辑好的频率表并将其以二维数组形式输出。对该二维数组进行相应列索引可得到由频点值组成的一维数组, 继续使用“ 索引数组” 函数, 利用可变索引选择出对应的频率值。

可变索引的产生借鉴数据储存结构中循环队列^[14]的思想, 利用“ 公式节点” 函数进行与C语言类似的编程实现, 其示意图如图3所示。图中T_s表示频率域测量开始时刻, 即发射机开始工作的时刻; T_c表示当前时刻, 它由GPS模块提供; T_a表示每个测点进行频率域测量所用总时间; T₀表示每个频点的持续时间; n表示当前输出的可变索引值; {0, …, N}表示可变索引值全体的集合, 其中, N由T_a/T₀得到。

图3

Fig.3

	Figure Option ViewDownloadNew Window
	图3 可变索引产生示意图Fig.3 Variable index generating diagram

通过式(1)计算出仪器系统的工作总时间T_g。

Tg=Tc-Ts1

进而由式(2)可得当前正在进行的扫频循环已工作时间T₁, 其中MOD表示取余运算。

T1=Tg MOD Ta2

利用式(3)对T₁与T₀的商进行向下取整, 即可得到当前可变索引值n:

在频率域测量时, 发射机和接收机都依据相同频率表进行频率调整, 接收机只需知道发射机起始工作时刻, 即可自动计算出当前时刻发射机所处的工作频率, 并将其写入系统供其进行分频参数计算。

2.2.2 分频参数计算与发送

分频参数M的计算式为:

M=f02×fm4

式中:f₀表示被分频率, 这里为10 kHz; f_m表示要求分频得到的频率; 系数2由FPGA分频方式产生。为了便于FPGA处理并保证f_m精确度, 这里M通过四舍五入方式取整(LabVIEW数值计算自动完成)。此时的M为数值格式, 欲通过串口发送需转化为字符串格式。

程序中调用“ 公式节点” 函数, 利用C语言对公式(5)进行编程实现, 以提取出数值的各个数位。

m0=M MOD 10mj=M-∑i=0j-1mi·10i10j MOD 10(j> 1)5

式中:m_j表示M从右至左第j+1位的数值。继而通过使用“ 格式化写入字符串” 函数将每个数位转化为字符格式并与数据头“ $” 连接构成含有分频参数的字符串。串口发送程序与上文接收程序相似, 将含参字符串以连线方式传递给“ VISA写入” 函数即可完成数据的发送。

2.3.1 参数解析

在FPGA中进行串口通信模块设计完成参数接收。对FPGA系统时钟以计数方式进行分频产生8倍于波特率的时钟, 用以控制对数据总线的监视与每个Bit位的读取。设计状态机实现对接收数据包的解析, 其状态转换图如图4所示。其中, buf表示串口数据接收寄存器; r为接收标志, 每接收完一组数据, r进行一次上升跳变; n为分频参数的逻辑矢量表示; n0、n1、n2、n3、n4为变量, 用于寄存所接受的数据。状态机起始状态为S0, 当接收到数据头“ $” 后, 继续通过状态S1、S2、S3、S4接收分频参数的千、百、十、个位。若其中出现所接收数据不为数字, 则实时跳入状态S5, 向主控单元返回错误提示, 使其重新发送, 继而跳回状态S0等待下次接收; 若接收正确, 则状态机输出分频参数n并跳回状态S0。

图4

Fig.4

	Figure Option ViewDownloadNew Window
	图4 状态机状态转换图Fig.4 State transition diagram of state machine

2.3.2 信号预处理及同步处理

本系统在设计中, 将GPS模块1PPS作为对钟信号, 其稳定性及精确性直接影响系统的同步精度。而1PPS在实际中会受模块噪声等干扰影响^[9], 产生30~100 ns的偏差。因此, 对1PPS进行预处理以降低扰动对提高同步精度意义重大。同时, 要求10 kHz信号与处理后的1PPS同步, 故对10 kHz信号也要进行预处理。考虑到实时性, 对1PPS和10 kHz的预处理应讲求简洁与实用, 故预处理采用最小二乘估计算法^[15]。

最小二乘估计是一种经典的估计方法^[16], 为了估计未知量X, 对它进行k次测量, 测量值为:

yi=hiX+εi, i=1, 2, …, k6

式中:h_i为已知量; ε _i为第i次测量的随机误差。

设所得估计值为 X^, 则第i次的测量值与估计值之间的误差为:

e^i=yi-hiX^7

对前k次求平方和, 记为:

δ(X^)=∑i=1ke^i2=∑i=1k(yi-hiX^)28

通过求解使δ ( X^)最小的估计值 X^, 即可得到未知量X的最小二乘估计。对前k次测量值、已知量、误差采用向量形式表示, 有:

则式(6)和式(8)改写成:

Y=HX+ε10δ(X^)=(Y-HX^)T(Y-HX^)(11)

根据导数与最值的关系, 当 X^满足下式

∂δ(X^)∂X^=-2HT(Y-HX^)=0(12)

时, X^即为最小二乘估计值, 其最终计算公式为:

X^=(HTH)-1HTY13

在1PPS预处理中, 测量值y_i为相邻两个1PPS信号上升沿间隔内FPGA所记录的外部时钟脉冲个数, 该外部时钟由恒温晶振提供; X^为所要估计的下一个1PPS信号间隔中的脉冲个数。由此易知:

hi=1, i=1, 2, …, k14

为了保证最小二乘估计的精度, 又不过多占用FPGA资源, 所选k值为60。同时, 在FPGA中以循环队列方式存储脉冲个数, 实时更新用以估计的60组数据, 从而充分利用恒温晶振短时稳定的特点, 进一步提高估计的精度。对10 kHz信号的预处理与1PPS相同, 但其产生受处理后的1PPS控制, 以保证初始同步。预处理结构框图如图5所示。

图5

Fig.5

	Figure Option ViewDownloadNew Window
	图5 预处理结构框图Fig.5 Block diagram of pretreatment

对于处理后的10 kHz信号, 在FPGA中设计分频模块, 根据分频参数进行分频保证同步信号的频率。设计触发器产生一个与处理后的1PPS上升沿同步的高电平信号, 在下一个1PPS来之前对触发器置零。将触发器输出信号作为分频器的使能和清零信号, 就可以控制同步信号初始相位, 完成对钟, 实现同步。由此设计同步处理程序逻辑结构如图6所示。输入与各个模块输出的时序示意图如图7所示。在计数器中预设计数值上限(低于10 000), 当CT为高电平时开始对10 kHz计数, FULL变为高电平。en2为低电平, 触发器有效, CT跟踪1PPS上升沿变为高电平; en2为高电平时CT变为低电平。由计数器和触发器协调工作, 可得到CT信号性质:CT上升沿与1PPS信号同步, 下降沿受FULL电平控制。故分频器在CT信号控制下, 根据分频参数n, 即可完成1PPS的对钟功能, 产生任意频率的同步信号。

图6

Fig.6

	Figure Option ViewDownloadNew Window
	图6 同步处理逻辑结构图Fig.6 Synchronize logic structure diagram

图7

Fig.7

	Figure Option ViewDownloadNew Window
	图7 输入输出时序示意图Fig.7 Input and output timing diagram

通过进行时序仿真, 该程序满足设计要求, 可以实现同步信号的产生。

图8为利用Matlab仿真得到的预处理前后效果对比。其中, 蓝线是通过仿真得到未处理前的1PPS时间间隔的计数值, 红线为通过最小二乘预估处理后的1PPS时间间隔的计数值。

图8

Fig.8

	Figure Option ViewDownloadNew Window
	图8 1PPS预处理前后对比图Fig.8 1PPS comparison of before and after pretreatment

由于所选k值为60, 故红线从第62个数据开始有意义。进而通过计算可知, 原1PPS的精度为± 50 ns, 通过处理后可以提高到± 9 ns。后续实测结果也说明了预处理的效果。

对所编写的控制软件进行测试, 实际测试表明, 主控单元可正常读取GPS信息。测试“ 频率域测量” 模式:将每个频点的持续时间设为3 min, 主控单元可以根据扫频起始时间和当前时间确定应选频率, 并将其换算为分频参数发送, 实现按时扫频功能。测试“ 时间域测量” 模式:手动输入频率值, 主控单元可以根据该值, 计算出分频参数并发送。GPS信息解析和频率设置达到主控单元的设计要求。

图9为同步系统产生的12.5 Hz的同步信号实测图。由图9可知, 12.5 Hz同步信号的产生受处理后的1PPS控制, 图中A与B时长同为40 ms, 因此以处理后的1PPS信号上升沿作为对钟信号, 可以实现高精度同步。

图9

Fig.9

	Figure Option ViewDownloadNew Window
	图9 12.5 Hz同步信号Fig.9 12.5 Hz synchronization signal

图10为GPS处于有效定位状态下的接收机与发射机12.5 Hz同步信号实测对比图, 由图可知, 此时同步精度为0.015 μ s。对系统进行2 h连续运行测试, 每隔5 min进行一次精度测量, 得到的数据如图11所示。图11表明, 系统同步精度优于0.03 μ s, 满足多功能电磁法仪器的同步精度要求。

图10

Fig.10

	Figure Option ViewDownloadNew Window
	图10 接收与发射同步信号对比Fig.10 Comparison between receiving and transmitting synchronous signals

图11

Fig.11

	Figure Option ViewDownloadNew Window
	图11 同步精度Fig.11 Synchronization precision