FPGA芯片是整个系统的主控制芯片, 负责与USB 3.0芯片和DDR2芯片等外围器件的通信, 所有图像数据的接收、发送、缓存等功能都利用FPGA芯片来进行控制。图3为FPGA程序框图。

图3

Fig.3

	Figure Option ViewDownloadNew Window
	图3 FPGA程序框图Fig.3 Block diagram of FPGA program

对所采用的CMOS图像传感器芯片进行工作模式配置, 待图像传感器初始化完毕, 根据其产生的像素时钟, 行有效信号和帧有效信号来接收图像数据。图像数据采集之前, 首先需要对接收数据的多路通道进行校正, 以保证数据采样的准确性。将FPGA接收到的图像数据发送到DDR2 SDRAM中, 根据系统时序对DDR2 进行数据写入和读出操作。在对DDR2进行操作之前首先需要完成初始化工作。与USB 3.0芯片进行通信并进行数据传输, 将DDR2 SDRAM缓存的图像数据通过USB 3.0高速数据接口传送到上位机软件进行显示。

(1)DDR2 SDRAM控制IP核生成方法

Core Generator是用来生成IP核的EDA工具, 本文DDR2控制器就是由Core Generator生成, 然后应用到工程文件中。生成IP核的过程只需按照工具提示即可完成^[9]:首先选择FPGA器件型号和封装类型; 接着按步骤依次选择生成IP核所在的Bank、DDR2 SDRAM频率和器件型号, 如果列表中没有可以选择的器件型号可以按自定义时序生成配置文件; 然后对DDR2 SDRAM芯片的信号接口进行配置, 包括阻抗匹配、端口驱动能力、端口属性、地址映射以及保留有特殊功能的引脚配置等, 比如RZQ引脚和ZIO引脚; 所有配置完成以后, 得到信息总结列表, 经过确认配置无误以后, 即可开始生成IP核文件。在配置IP核的时候可以选择生成的文件类型, 包括VHDL文件、Verilog文件和Schematic文件, 为了方便对工程文件的调用和修改, 本文选择生成的文件类型为Verilog文件, 在自动生成的文件夹中, 可以查看生成的代码文件。

(2)多路数字通道校正方法

FPGA在接收数据时根据采样时钟边沿判断输入信号的高低电平, 如果发生采样时钟边沿与数据边沿重合或者距离数据边沿很近从而无法保证满足建立时间和保持时间的情况, 则采样得到的数据会出现错误, 这一现象在信号频率比较高的时候更容易发生, 所以理想的情况是采样时钟在数据高电平或者低电平持续时间的中间进行采样, 以保证采样得到的数据的准确性。本系统需要对多通道高速数字信号进行采集, 所以有必要增加多路通道校正模块, 以保证接收的数据准确^[10]。

Spartan-6系列FPGA芯片内每个IO模块都包含可配置延迟单元, 可以用来配置IO接口的输入延迟、输出延迟或者在两者之间进行切换。图4是延迟模块的基本结构。延迟时间根据每个延迟单位时间长度和延迟单位数目共同决定, 不同型号芯片对应的延迟单位时间不完全相同, 对于固定芯片来说, 延迟时间由延迟单位数目决定。本系统采用的FPGA芯片延迟单元的延迟单位数目共有8位, 所有延迟单位数目可以配置为0~255之间的任何数值。可配置8位数据中的低3位用来控制起振时刻, 同时输出信号对该5位计数器进行记录, 输出信号延迟在可配置的0~7之间任意个延迟单位之后。5位计数器就是预设的8位数据的高5位, 在输出信号转换为原始信号之前从0~31不断循环计数。正是利用这种方法实现了将输入信号延迟0~255个延迟单位然后输出。

图4

Fig.4

	Figure Option ViewDownloadNew Window
	图4 延迟模块基本结构Fig.4 Basic structure of delay module

本系统的通道校正方法利用状态机来实现, 校正的思路是, 首先选定一个数据传输通道并判断待校正信号的上升沿; 然后判断待校正信号的下降沿, 根据上升沿和下降沿所在延迟时刻计算出信号电平稳定持续时间的中间时刻, 将该值设置为该通道的延迟数值。具体实现方法是, 首先利用串并转换器降频, 然后进行位校正, 连续采集数据进行对比, 直到多组数据相同并稳定。接着进行字校正, 将采样数据与训练字进行对比, 直到完全相同并稳定时字校正结束。最后进行通道校正, 多个通道依次进行位校正和字校正工作, 直到全部通道校正之后将校正结果上传到上位机进行观察^[11]。为了节省资源, 校正过程采用各通道轮流校正, 并没有采用所有通道同时校正的方式。

(3)USB 3.0通信模块设计

本系统中, USB 3.0控制芯片的功能是负责将接收到的图像数据发送到上位机, 同时接收上位机发出的控制命令信号, 以协处理器的模式工作。作为从器件, USB 3.0芯片主要功能是进行高速数据的传输, 最高支持32位并行数据总线, 接口频率最高达到100 MHz。图5是USB 3.0芯片作为从处理器时的接口。

图5

Fig.5

	Figure Option ViewDownloadNew Window
	图5 USB从模式接口Fig.5 USB slave fifo interface

FPGA程序设计中用到多个状态, 状态的跳转利用状态机来控制, 本系统中用到的通信模式是回流传输模式, 所以需要根据与USB 3.0芯片通信过程用到的状态来设计。图6是FPGA程序的状态机跳转图。在编写FPGA控制USB 3.0芯片程序时, 首先需要按照USB 3.0工作模式确定控制模块接口信号; 然后根据USB 3.0芯片读写时序来编写Verilog程序。

图6

Fig.6

	Figure Option ViewDownloadNew Window
	图6 FPGA状态机跳转图Fig.6 Block diagram of FPGA state machine

CYUSB3014芯片工作方式取决于本身固件程序的设定。本系统中, USB 3.0控制芯片作为协处理器工作, 工作模式设置为Slave FIFO, 工作模式设置利用GPIF Designer软件实现, 接口属性根据实际需求做调整, 同时将更新后的配置集成到固件中, 然后将更新后的固件程序下载到USB 3.0芯片。

首先设置接口控制信号、数据位宽和标志位属性。在设计中, 将数据传输位宽设定为32 bit, 将FLAGA配置为Current_thread_DMA_Ready模式, FLAGB配置为 Current_thread_DMA_WaterMark模式。FLAG信号可以设置为满/空FLAG和局部FLAG, 但是局部FLAG仅用于决定传输结束的时间, 所以必须在开始传输时对满/空FLAG进行监控。这意味着, 局部FLAG无法单独使用, 而必须和满/空FLAG相结合。配置局部FLAG的另一点是设定固件中的标志水印值, 水印值决定何时激活局部FLAG。设定水印值得方法是根据计算公式来确定:当进行写FIFO操作时, 时钟沿到来后写入的数据字数=水印× (32/总线宽度)-4; 当进行读FIFO操作时, 时钟沿到来后读取的数据字数=水印× (32/总线宽度)-1。

然后, 设计工作状态机和时序, GPIF Designer软件提供了非常方便的开发环境, 只需要用户按照自己的需求来添加或者修改状态及时序, 在状态机和时序设计完成以后利用软件编译即可生成固件程序需要的头文件。

LabVIEW可以选用不同的方案与USB通信^[12]。第1种是调用动态链接库文件, 提取库文件函数的方法。首先编写动态链接库DLL文件, 然后调用API函数接收数据并存在缓冲区中, LabVIEW通过调用DLL文件读取缓冲区可以将接收到的USB数据进行读写。这种方法的优点是可以实现USB接口免驱的特点, 可移植性好, 但是缺点是对DLL生成文件依赖性强, 如果DLL文件中的函数运行不稳定就会导致LabVIEW程序崩溃。另一种方法是调用NI-VISA子程序控件的方法。这种方法是与USB设备底层直接通信, 所以稳定性好而且不受平台限制, 只需使用控件内的打开、关闭、读和写等模块就能实现对USB设备的简单读写。这种方法的劣势是与设备通信之前必须首先安装USB设备的驱动。考虑到系统测试阶段程序稳定性的要求, 本系统选用第2种方法。

VISA开发包中有可以与底层硬件直接通信的模块, 只需要通过4个节点即可完成对USB设备的读写, 这4个节点的功能分别是打开并建立资源与计算机的通信管道、关闭资源与计算机通信管道、将缓冲区的字符或者数据发送到设备以及将设备中的字符或者数据读到缓冲区。图7就是利用这4个节点实现了LabVIEW与USB设备之间的批量数据收发功能。

图7

Fig.7

	Figure Option ViewDownloadNew Window
	图7 VISA读/写USB程序框图Fig.7 VISA read/write USB program diagram

LabVIEW作为一个软件平台, 其内部集成了多种软件包, 根据软件包的不同可以实现多种功能。比如用于数据采集和通信的NI-VISA, 用于机器视觉开发的NI-Vision等。在4.1节中对数据的采集就是用到了NI-VISA的功能。本节中, LabVIEW的功能是需要将接收到的图像二进制数据恢复成图像并通过窗口显示出来。在NI-Vision开发包中集成了大量关于图像分析和处理的模块可供调用, 在使用时, 只需要根据数据流的传输过程和相关数据类型来确定使用哪些功能模块。

由于USB传输是串行传输模式, 采集到的 CMOS图像数据是以串行数据流的形式传送到上位机, 所以需要对数据进行重组才能恢复出原始图像。首先需要根据数据量大小建立数据缓存, 用来寄存图像数据; 然后根据CMOS图像传感器的发送格式将数据转化成灰度图或者其他格式图像。在本设计中, 像素输出格式是RGB565格式, 即每16位数据代表一个像素点, 所以按照16位数据转化一次的格式将缓存数据进行转化, 转化后的图片最终为灰度图像文件。CMOS图像传感器分辨率为640× 480, 所以转化数据的时候当计算一帧图像完所有像素点后将缓存清空, 然后继续进行下一帧的转化。

Cypress公司官方提供的SDK中含有测试USB接口性能的软件, 其中测试传输速度的是Streamer软件, 本次设计中采用该软件对整个系统的数据传输速率进行测试。测试方法是利用Xilinx公司的核心板来模拟CMOS图像传感器的时序发送图像数据, 数据位宽设为8 bit, 利用LVDS信号传输, 数值初始值设为0, 每个像素时钟加1。利用数据采集板对8路LVDS信号进行接收, 然后用Streamer软件进行速度测试。测试结果表明, 该系统数据传输速率可以达到320 MByte以上, 并且能够基本保证数据稳定。图8是数据传输速率测试图。

图8

Fig.8

	Figure Option ViewDownloadNew Window
	图8 数据传输速率测试图Fig.8 Data transfer rate test diagram

首先将整个系统各部分连接, 包括图像传感器、数据采集板和PC。系统检查正常后将系统通电, 利用JTAG下载器将FPGA程序下载到PROM配置芯片中, 配置PROM的同时可以连同FPGA一起进行配置。由于已经在PC上安装了USB 3.0驱动, 所以此时电脑会识别出USB设备, 然后利用Control Center软件配置USB 3.0芯片, 由于USB启动方式设置为I2C优先配置, 所以需要将固件程序下载到I2C配置芯片中, 也就是24LC256芯片。所有程序下载以后, 将整个系统复位, 等待系统进行自动配置, 包括CMOS图像传感器初始化, USB固件下载等, 然后就可以进行上位机的操作。首先对数据传输通道进行校正, 如果校正结果正常就可以开始进行数据采集。图9是采集系统上位机显示界面。

图9

Fig.9

	Figure Option ViewDownloadNew Window
	图9 采集系统上位机显示界面Fig.9 Acquisition system PC display