• 论文 • 下一篇
面向 HEVC 的高效插值滤波 VLSI 架构设计
王 刚 1,2 , 陈贺新 1 , 陈绵书 1
- 1. 吉林大学 通信工程学院, 长春 130022; 2. 白城师范学院 机械工程学院, 吉林 白城 137000
Design of HEVC-Oriented High-Efficiency Interpolation Filtering VLSI Architecture
WANG Gang 1,2 , CHNE Hexin 1 , CHNE Mianshu 1
- 1. College of Communication Engineering, Jilin University, Changchun 130022, China;
2. School of Mechanical Engineering, Baicheng Normal College, Baicheng 137000, China
摘要： 为满足 HEVC(High Efficiency Video Coding)标准解码器中数据高吞吐率和高访存量的要求, 提出了一种
面向 HEVC 的高效率分像素插值滤波 VLSI(Very Large Scale Integration)架构设计。 在 HEVC 标准分像素插值算
法的基础上, 构造高并行度和流水线的插值滤波 VLSI 架构; 利用滤波器系数反转对称性, 设计可复用 8 阶滤
波器结构, 以减少滤波器硬件面积; 在传统的单输入通道插值器的基础上, 设计两路并行的 8 输入插值器, 以
提高数据吞吐量。 实验结果表明, 该设计能在频率为 34. 2 MHz 下完成 1 920伊1 080@ 30 帧/ s 视频解码需求,
同时, 能够满足 3 840伊2 160@60 帧/ s 视频的实时传输。
中图分类号:
- TN919. 81