J4 ›› 2012, Vol. 30 ›› Issue (5): 470-.
刘阳a,b,李强a,b,余昭杰a,b,戚忠雪a,b,殷景志a,b
LIU Yanga,b,LI Qianga,b|YU Zhao-jiea,b,QI Zhong-xuea,b,YIN Jing-zhia,b
摘要:
为降低芯片负载波动及电源干扰对系统输出的影响,以提高芯片性能,基于0.35 μm CMOS(Complementary Metal Oxide Semiconductor)工艺,采用Cadence设计了高性能的无片外电容低压差(LDO:Low Drop-Out) 线性稳压器集成电路,给出了负载瞬态响应增强网络以及电源干扰抑制增强网络的设计方案并进行了仿真实验。实验结果表明,电路具有良好的线性调整率和负载调整率,各项性能指标均符合行业标准,系统在3~5 V的输入电压范围内,稳定的输出电压为2.8 V,电源抑制比在高频1 MHz时达到-46 dB,负载变化引起的输出电压过冲小于55 mV。
中图分类号: